搜索串?dāng)_和反射影響有多大?教你解決信號不完整
2017-08-07 by:CAE仿真在線 來源:互聯(lián)網(wǎng)
信號完整性的定義 定義:信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量。 差的信號完整性不是由某一單一因素導(dǎo)致的,而是板級設(shè)計中多種因素共同 引起的。當(dāng)電路中信號能以要求的時序、持續(xù)時間和電壓幅度到達(dá)接收端時,該電路就有很好的信號完整性。當(dāng)信號不能正常響應(yīng)時,就出現(xiàn)了信號完整性問題。
信號完整性包含:
1、波形完整性(Waveform integrity)
2、時序完整性(Timing integrity)
3、電源完整性(Power integrity)
信號完整性分析的目的就是用最小的成本,最快的時間使產(chǎn)品達(dá)到波形完 整性、時序完整性、電源完整性的要求。
我們知道:電源不穩(wěn)定、電源的干擾、信號間的串?dāng)_、信號傳輸過程中的反射,這些都會讓信號產(chǎn)生畸變,看下面這張圖,你就會知道理想的信號,經(jīng)過:反射、串?dāng)_、抖動,最后變成什么鬼。
如果你的示波器測試上這樣的信號,你一定會問,為什么會這樣,怎么去解決。
首先我們說一下反射:
反射--初始波
當(dāng)驅(qū)動器發(fā)射一個信號進(jìn)入傳輸線時,信號的幅值取決于電壓、緩沖器的內(nèi)阻和傳輸線的阻抗。驅(qū)動器端看到的初始電壓決定于內(nèi)阻和線阻抗的分壓。
反射系數(shù)
? 其中-1≤ρ≤1
當(dāng)ρ=0時無反射發(fā)生
當(dāng)ρ=1(Z2=∞,開路)時發(fā)生全正反射
當(dāng)ρ=-1(Z2=0,短路)時發(fā)生全負(fù)反射
初始電壓,是源電壓Vs(2V)經(jīng)過Zs(25歐姆)和傳輸線阻抗(50歐姆)分壓。
Vinitial=1.33V
后續(xù)的反射率按照反射系數(shù)公式進(jìn)行計算
源端的反射率,是根據(jù)源端阻抗(25歐姆)和傳輸線阻抗(50歐姆)根據(jù)反射系數(shù)公式計算為-0.33;
終端的反射率,是根據(jù)終端阻抗(無窮大)和傳輸線阻抗(50歐姆)根據(jù)反射系數(shù)公式計算為1;
我們按照每次反射的幅度和延時,在最初的脈沖波形上進(jìn)行疊加就得到了這個波形,這也就是為什么,阻抗不匹配造成信號完整性不好的原因。
由于連接的存在、器件管腳、走線寬度變化、走線拐彎、過孔會使得阻抗不得不變化。所以反射也就不可避免。
電壓后者電流有變化,自然就會往外輻射電磁波
串?dāng)_是指當(dāng)信號在傳輸線上傳播時,因電磁耦合對相鄰的傳輸線產(chǎn)生的不期望
的電壓噪聲。
串?dāng)_是由電磁耦合引起的,耦合分為容性耦合和感性耦合兩種。
容性耦合是由于干擾源(Aggressor)上的電壓變化在被干擾對象(Victim)上
引起感應(yīng)電流從而導(dǎo)致的電磁干擾;
而感性耦合則是由于干擾源上的電流變化產(chǎn)生的磁場在被干擾對象上引起感應(yīng)電壓從而導(dǎo)致的電磁干擾。因此,信號通過一導(dǎo)體時會在相鄰的導(dǎo)體上引起兩類不同的噪聲信號:容性耦合信號和感性耦合信號。
感性耦合:
容性耦合:
來源:硬件十萬個為什么
相關(guān)標(biāo)簽搜索：串?dāng)_和反射影響有多大?教你解決信號不完整 ansysem電磁培訓(xùn)班 ansys SIwave培訓(xùn)課程 ansys maxwell hfss培訓(xùn)和分析 ansysem在線視頻教程 pcb 封裝分析仿真 Fluent、CFX流體分析 HFSS電磁分析 Ansys培訓(xùn) Abaqus培訓(xùn) Autoform培訓(xùn) 有限元培訓(xùn)
