搜索詳解電源完整性（二） ▏PDN阻抗是隨頻率變化而變化【轉(zhuǎn)發(fā)】
2017-06-30 by:CAE仿真在線 來源:互聯(lián)網(wǎng)
作者陳永真,現(xiàn)在就職于外資芯片公司,從事芯片的電源完整和信號(hào)完整性性方面的工作,對(duì)電源完整性和信號(hào)完整性有一定的認(rèn)識(shí),借助SI-List【中國(guó)】平臺(tái),與大家分享一些對(duì)信號(hào)完整性和電源完整性方面的心得,與大家一起學(xué)習(xí)討論,本次內(nèi)容共分N期,詳細(xì)介紹電源完整性的來龍去脈,在這里分享出來,主要是方便大家交流學(xué)習(xí),如果有侵犯到您的版權(quán),請(qǐng)與群主聯(lián)系,及時(shí)刪改,謝謝!
(二)電源傳輸網(wǎng)絡(luò)阻抗隨頻率變化而變化
前面提到電源傳輸網(wǎng)絡(luò)或存在一些寄生的電感和電容,甚至有些設(shè)計(jì)中,設(shè)計(jì)人員會(huì)人為的添加一些去耦電容,這些電感和電容使得電源傳輸網(wǎng)絡(luò)表現(xiàn)出針對(duì)不同頻率信號(hào)有著不同的阻抗。為了能夠更好的理解這種特性,我們有必要了解一下集總電路的分析方法。這里先使用集總分析方法來看一個(gè)是串行諧振電路和一個(gè)是并行諧振電路。
串行諧振電路
串行諧振電路定義為一個(gè)電容和一個(gè)電感串聯(lián)的電路,具體電路如下圖所示。
當(dāng)XC(容抗)和XL(感抗)的幅度相同,相位相反時(shí),電流為最大,也就是在這種情況下阻抗最小。這種情況發(fā)生的頻率為串行諧振頻率,串行諧振頻率可以由如下公式獲得:
電路的頻域阻抗曲線如下圖所示。
并行諧振電路
并行諧振電路是由一個(gè)電容和一個(gè)電感并行連接而成, 具體電路如下圖所示:
當(dāng)XC(容抗)和XL(感抗)的幅度相同而相位相反,則可以通過最小的電流,也就是說阻抗最大,這時(shí)的頻率稱之為并行諧振電路。諧振頻率由如下公式得到:
電路的頻域阻抗曲線如下圖所示。
通過對(duì)以上2種電路的分析,我們知道電源分布網(wǎng)絡(luò)表現(xiàn)的阻抗相對(duì)于頻率來說不再是一個(gè)常數(shù),而是一個(gè)隨著頻率變化而變化的阻抗值。加上芯片對(duì)電流的需求是隨著時(shí)間變化的,最終用電芯片得到的電壓也將是一個(gè)隨著時(shí)間而變化的電壓。我們通常稱這些變化的電壓成份為電壓噪聲。接下來我們會(huì)詳細(xì)了解電源傳輸網(wǎng)絡(luò)的各個(gè)組成部分,然后對(duì)電源傳輸網(wǎng)絡(luò)進(jìn)行建模。
參考文獻(xiàn):
-
Xilinx WP411, “Simulating FPGA Power Integrity Using S-Parameter Models”
轉(zhuǎn)自微信公眾號(hào):SI-list【中國(guó)】
相關(guān)標(biāo)簽搜索：詳解電源完整性（二） ▏PDN阻抗是隨頻率變化而變化【轉(zhuǎn)發(fā)】 ansysem電磁培訓(xùn)班 ansys SIwave培訓(xùn)課程 ansys maxwell hfss培訓(xùn)和分析 ansysem在線視頻教程 pcb 封裝分析仿真 Fluent、CFX流體分析 HFSS電磁分析 Ansys培訓(xùn) Abaqus培訓(xùn) Autoform培訓(xùn) 有限元培訓(xùn)
