PCB：什么是PI仿真（電源完整性）

2017-06-19 by:CAE仿真在線來源:互聯(lián)網(wǎng)

首先,咱們先來討論一下電源完整性的概念,電源完整性(PI,Power Integrity)就是為板級系統(tǒng)提供一個(gè)穩(wěn)定可靠的電源分配系統(tǒng)(PDS)。實(shí)質(zhì)上是要使系統(tǒng)在工作時(shí),電源、地噪聲得到有效的控制,在一個(gè)很寬的頻帶范圍內(nèi)為芯片提供充足的能量,并充分抑制芯片工作時(shí)所引起的電壓波動(dòng)、輻射及串?dāng)_。
今天,一起來聊聊電源完整性仿真的必要性:隨著超大規(guī)模集成電路工藝的發(fā)展,芯片工作電壓越來越低,而工作速度越來越快,功耗越來越大,單板的密度也越來越高,因此對電源供應(yīng)系統(tǒng)在整個(gè)工作頻帶內(nèi)的穩(wěn)定性提出了更高的要求。電源完整性設(shè)計(jì)的水平直接影響著系統(tǒng)的性能,如整機(jī)可靠性,信噪比與誤碼率,及EMI/EMC等重要指標(biāo)。板級電源通道阻抗過高和同步開關(guān)噪聲SSN過大會(huì)帶來嚴(yán)重的電源完整性問題,這些會(huì)給器件及系統(tǒng)工作穩(wěn)定性帶來致命的影響。PI設(shè)計(jì)就是通過合理的平面電容、分立電容、平面分割應(yīng)用確保板級電源通道阻抗?jié)M足要求,確保板級電源質(zhì)量符合器件及產(chǎn)品要求,確保信號質(zhì)量及器件、產(chǎn)品穩(wěn)定工作。
電源完整性PI與信號完整性SI的相互影響:從整個(gè)仿真領(lǐng)域來看,剛開始大家都把注意力放在信號完整性上,但是實(shí)際上電源完整性和信號完整性是相互影響相互制約的。電源、地平面在供電的同時(shí)也給信號線提供參考回路,直接決定回流路徑,從而影響信號的完整性;同樣信號完整性的不同處理方法也會(huì)給電源系統(tǒng)帶來不同的沖擊,進(jìn)而影響電源的完整性設(shè)計(jì)。所以對電源完整性和信號的完整性地融會(huì)貫通是很有益處的。設(shè)計(jì)工程師在掌握了信號完整性設(shè)計(jì)方法之后,充實(shí)電源完整性設(shè)計(jì)知識顯得很有必要。
電源完整性研究的內(nèi)容:電源完整性仿真的內(nèi)容很多,但主要的幾個(gè)方面如下:
1:板級電源通道阻抗仿真分析,在充分利用平面電容的基礎(chǔ)上,通過仿真分析確定旁路電容的數(shù)量、種類、位置等,以確保板級電源通道阻抗?jié)M足器件穩(wěn)定工作要求。
2:板級直流壓降仿真分析,確保板級電源通道滿足器件的壓降限制要求。
3:板級諧振分析,避免板級諧振對電源質(zhì)量及EMI的致命影響等。

電源分配系統(tǒng)(PDS):上圖是一張經(jīng)典的電源分配系統(tǒng)特性圖,相信大家都比較熟悉。從這個(gè)圖里面,我們可以將整個(gè)電源頻段分成幾部分。在低頻段,電源噪聲主要靠電源轉(zhuǎn)換芯片VRM來濾波。在幾MHZ到幾百M(fèi)HZ的頻段,電源噪聲主要是由板級分立電容和PCB的電源地平面對來濾波。在高頻部分,電源噪聲主要是由PCB的電源地平面對和芯片內(nèi)部的高頻電容來濾波。我們在做仿真的時(shí)候,對低頻和高頻部分的仿真精度都還不準(zhǔn)確,真正有意義的頻段主要還是在幾MHZ到幾百M(fèi)HZ這個(gè)頻段。
該聊聊大家都很熟悉的目標(biāo)阻抗Ztarget了。筆者認(rèn)為,這個(gè)目標(biāo)阻抗是電源完整性仿真里的一個(gè)有用但不精確的標(biāo)準(zhǔn)。
其中:Ztarget目標(biāo)阻抗
Power Supply Voltage是工作電壓
Allowed Ripple 是允許的工作電壓紋波系數(shù)
Current 是工作電流,目前這個(gè)值是用最大電流的1/2來替代。

大家都知道,電源測試的時(shí)候,主要是測試紋波,噪聲,但是業(yè)界目前還很難通過軟件進(jìn)行時(shí)域的紋波噪聲仿真(一些大公司已經(jīng)通過測試來建立芯片的噪聲模型,然后用這個(gè)模型直接仿真,得到的結(jié)果就是電源噪聲,但目前還處于探索階段,沒有推廣使用),而是仿真電源分配系統(tǒng)的電源阻抗,他們的關(guān)系可以通過V=R/I來聯(lián)系。因此如果還是仿真阻抗曲線的話,測試與仿真不能形成閉環(huán)。
在衡量這個(gè)阻抗曲線是否能滿足要求的時(shí)候,使用了這個(gè)目標(biāo)阻抗的標(biāo)準(zhǔn),但是仔細(xì)想想,這個(gè)標(biāo)準(zhǔn)還是有很多問題的,比如:這里的電流多大合適?實(shí)際的單板功耗是一個(gè)動(dòng)態(tài)功耗,是不端的變的。在單板的整個(gè)頻段范圍里,使用統(tǒng)一的目標(biāo)阻抗值,肯定也是不合理的,應(yīng)該是各個(gè)頻段,標(biāo)準(zhǔn)不一樣。
雖然有這些問題存在,但這個(gè)標(biāo)準(zhǔn)還是很有用的,可以通過這個(gè)標(biāo)準(zhǔn)衡量電源平面的好壞。就如目前的時(shí)序計(jì)算,大家基本上都是通過公式對時(shí)序進(jìn)行計(jì)算,就是所謂的靜態(tài)時(shí)序分析。雖然這個(gè)靜態(tài)時(shí)序分析對電源波動(dòng),ISI,SSN等問題考慮不周到,也就是說計(jì)算結(jié)果不準(zhǔn)確,但用來衡量接口時(shí)序還是很有用的。因此筆者認(rèn)為,目標(biāo)阻抗是一個(gè)有用而不準(zhǔn)確的標(biāo)準(zhǔn)。
關(guān)于電容的資料很多,這里只做簡單介紹,下次將介紹在PI仿真里面很重要的平面板電容。
電容不僅僅是電容:在頻率很高時(shí),電容不能再被當(dāng)作一個(gè)理想的電容看,而應(yīng)該充分考慮到它的寄生參數(shù)效應(yīng),通常電容的寄生參數(shù)為ESR,ESL。串聯(lián)的RLC電路在f處諧振。其曲線如下圖。圖中f為串聯(lián)諧振頻率(SRF),在f之前為容性,而在f之后,則為感性,相當(dāng)一個(gè)電感,所以在選擇濾波電容時(shí),必須使電容器工作在諧振頻率之前。

在仿真的時(shí)候,由于目前VRM的模型基本上是不準(zhǔn)確的,低頻的濾波靠DC/DC電源轉(zhuǎn)換芯片來完成,一般300K以下的低頻阻抗曲線是不準(zhǔn)確地。頻率范圍的上限一般取信號的截止頻率fknee=0.35 /Trrise,其中Trise為信號上升時(shí)間。
但是也要明白一點(diǎn),如果你只是做板級電源完整性仿真,最多考慮到1G就可以了,因?yàn)榇笥?G以后,要靠芯片內(nèi)部的電容來濾波,在做板級仿真的時(shí)候,沒有芯片內(nèi)部的模型,所以高頻部分的仿真也是不準(zhǔn)確的。當(dāng)然了,如果您有芯片內(nèi)部的信息,也可以用SIWAVE等軟件做DIE-PACKAGE-BOARD的協(xié)同仿真,高頻部分也就準(zhǔn)確了。
因此很多情況下,低頻仿真不出電源負(fù)反饋、高頻仿真不出芯片內(nèi)電容, 我們不要把仿真的結(jié)果當(dāng)做絕對值,可以把它當(dāng)作是相對值,通過去耦電容的選擇和放置、電源和地平面的分割等方法來優(yōu)化阻抗。

開放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才