搜索【下篇】高速PCB阻抗一致性研究
2017-03-24 by:CAE仿真在線 來源:互聯(lián)網
介電常數差異及其對阻抗一致性的影響
流膠均勻性對介電常數的影響
材料介電常數 εr=V1×ε1+V2×ε2 =V1×ε1+(1-V1)×ε2=(ε1-ε2)×V1 +ε2(V1表示有機樹脂在介質層中所占體積比率;V2表示增強玻璃纖維在介質層中所占體積比率)
表4 板邊不同位置與板中間厚度偏差
圖13 不同含膠量PP流膠引起的介電常數差異對阻抗的影響
(H=5mil,Er=4,W=7mil,T=1.8mil)
板邊與板中間介電常數差異對阻抗的影響:外層阻抗線>內層阻抗線;
高含膠量的106 PP片對阻抗的影響明顯大于1080、3313和7628;
當阻抗條位置距板邊大于或等于50mm時,板邊和板內阻抗差異明顯小于板邊25mm處。
銅厚差異及其對阻抗一致性的影響
不同位置內層銅厚差異來源:干膜前處理和棕化段(微蝕)
表6 干膜前處理和棕化后板面不同位置處銅厚偏差
圖14 干膜前處理和棕化減銅量曲線 圖15 內層銅厚差異對阻抗值的影響(H=7.0mil,Er=4,W=5mil,T=0.6mil)
距板邊不同位置處減銅量平均值差異在0.5μm以內,不同位置處銅厚差異不明顯;
內層銅厚對板邊測試條和板內圖形阻抗差異的影響很小(0.5 ohm以內)。
綜合分析
電鍍參數、圖形設計(孤立線、殘銅率)、電鍍均勻性等會影響不同位置處銅厚均勻性;
同一拼版內,低殘銅率區(qū)域圖鍍銅厚大(20%殘銅率比50%殘銅率鍍銅厚度大15 μm)。
殘銅率相同時,距板邊越近圖鍍銅厚越大(板邊25 mm處銅厚比板中間大3.5~7.5 μm);
板邊與圖形內外層銅厚偏差對阻抗的影響不是很大,但板邊銅厚偏厚會導致蝕刻后板邊線寬偏大(5μm銅厚偏差會導致線寬偏大0.2mil),從而導致板邊阻抗偏小。
線寬差異及其對阻抗一致性的影響
0.5 oz基銅:距板邊不同距離處線寬差異在2.5 μm左右;
1 oz基銅:靠近板邊處線寬比板中間區(qū)域偏小0~5 μm。
內層單端線:板邊線寬偏小5 μm,其阻抗值偏大0.8 ohm左右;
內層差分線:板邊線寬偏小5 μm,其阻抗值偏大1.8 ohm左右。
表8 SES線蝕刻均勻性
線寬差異:板邊25 mm處比板中間大5~15 μm; 外層線寬差異主要是電鍍邊緣效應導致板邊銅厚偏大導致;
對阻抗的影響:
線寬偏大5 μm時,外層單端線阻抗偏小0.7 ohm,外層差分線則偏小1.2 ohm;
線寬偏大15 μm時,外層單端線阻抗偏小1.9 ohm,外層差分線則偏小3.4 ohm。
小結
通過以上試驗和分析,對影響PCB阻抗一致性的主要因素及各因素影響程度一定的認識,主要結論及改善建議如下:
1.當線路距板邊小于25 mm時,線路阻抗值比板中間偏小1~4 ohm,而線路距板邊大于50 mm時阻抗值受位置影響變化幅度減小,在滿足拼版利用率前提下,建議優(yōu)先選擇開料尺寸滿足阻抗線到板邊距離大于25 mm;
2.影響PCB拼版阻抗一致性最主要的因素是不同位置介厚均勻性,其次則是線寬均勻性;
3.拼版不同位置殘銅率差異會導致阻抗相差1~3 ohm,當圖形分布均勻性較差時(殘銅率差異較大),建議在不影響電氣性能的基礎上合理鋪設阻流點和電鍍分流點,以減小不同位置的介厚差異和鍍銅厚度差異;
4.半固化片含膠量越低,層壓后介厚均勻性越好,板邊流膠量大會導致介厚偏小、介電常數偏大,從而造成近板邊線路的阻抗值小于拼版中間區(qū)域;
5.對于內層線路,拼版不同位置因線寬和銅厚導致的阻抗一致性差異較小;對于外層線路,銅厚差異對阻抗的影響在2 ohm內,但銅厚差異引起的蝕刻線寬差異對阻抗一致性的影響較大,需提升外層鍍銅均勻性能力。
轉自:興森科技
相關標簽搜索：【下篇】高速PCB阻抗一致性研究 HFSS電磁分析培訓 HFSS培訓課程 HFSS技術教程 HFSS無線電仿真 HFSS電磁場仿真 HFSS學習 HFSS視頻教程 天線基礎知識 HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析
