BGA你會做夾具嗎?（一）續(xù)

2017-10-17 by:CAE仿真在線來源:互聯(lián)網(wǎng)

你“會”層疊嗎?你會怎么幫小明去修改這個層疊設(shè)計呢?小陳在研討會上經(jīng)常會說到一句話“限制科技發(fā)展的不是我們那突破天際的想象力,而是工藝的可實(shí)現(xiàn)性”。
在這個案例中,有一個邊界,就是板厚。我們只能在一定的板厚框架內(nèi)去權(quán)衡其他的因素。而1mm的BGA使用文中“加工性能較好的板材”我們可選取的板厚通常在3.5mm以內(nèi)。
壓縮這個案例中的厚度有這么幾種方法:

減少介質(zhì)厚度和線寬,導(dǎo)體損耗很多時候沒有想象中的那么嚴(yán)重,單線4-5mil就差不多了。這樣可以將原本6mil的介質(zhì)厚度降低至4-5mil。
電源層放置在±第三層,這樣既保證了對稱性,又使得走線從第五層開始走,算上保護(hù)長度的話通常stub也就在可接受范圍之內(nèi)了。
BGA內(nèi)扇出的走線不一定全是高速走線,非高速走線可以考慮使用表底層扇出、可以考慮參考電源層(TOP/GND02/PWR03/SIG04/GND05,高速走線從第六層開始走),可以考慮不兩邊都參考地。
這樣做的話差不多是20層左右就可以走出來,厚度可以控制在3mm左右。而當(dāng)前大部分一線廠家的量產(chǎn)厚徑比也在12-15的范圍,使用10mil甚至是8mil孔徑的過孔完全沒有問題。

在文中還有一些隱藏條件(強(qiáng)行隱藏條件的小陳),實(shí)際上明工是一個懂大概理論的人(畢竟知道線寬跟損耗,雙面參考等問題,懂得stub小于300mil/Xgbps也就不足為奇了),40mil左右的stub他要加四層而不是兩層,這個板子妥妥的是25/28Gbps的信號啊!

文中提到了信號是過連接器的,所以用盲埋孔設(shè)計實(shí)際上在該項目中用處不大。

高多層板,用羅杰斯也不太靠譜,太難加工。文中說的雙面包地,6mil的pp,5-6mil的線寬,可以看出明工選取的介電常數(shù)在3.5偏左,用羅杰斯的地介電常數(shù)去做減少介質(zhì)厚度同時保證線寬的可行性也不大。當(dāng)然在選取板材的時候可以選取含膠量較高的,介電常數(shù)會小一些。

下面是上期提問環(huán)節(jié)中大家的回答:

(以下內(nèi)容選自網(wǎng)友答題)1.BGA重要走線需要規(guī)避串?dāng)_,放在疊層上下都為底層那一個疊層,其余非重要走線盡量做到避免 2.芯片電源不用厚銅箔來解決,通過多打孔,多電源層分流方式解決此類問題 3.導(dǎo)體損耗以及阻抗匹配為了避免線太細(xì),可以挖去臨層參考地,通過隔層參考來保證線寬@Lee評分:2分還是采用22層板,但是采用盲埋孔,這樣就不會擔(dān)心焊盤太大等問題了@涌評分:1分從高速鏈路的協(xié)議要求來修改板材、板厚、過孔stub、鏈路阻抗。根據(jù)協(xié)議要求,全鏈路系統(tǒng)分析走線插損和回?fù)p余量,來選擇易加工性價比高的合適的板材;再了解廠家的加工厚徑比能力,以及仿真的過孔阻抗要求,推算出可選擇的板厚范圍;最后根據(jù)布線通道計算層疊層數(shù);然后綜合層數(shù)、厚度、阻抗、stub要求等選擇介質(zhì)型號,使最終層疊滿足各項要求。@楊勇評分:1分差分信號本身就具有一定的抗干擾能力,對夸分割也不是太敏感。因此不必采用上下相臨層都用地平面的層疊,使用雙帶線也可以滿足要求,但布線時需要避免相臨層平行走線。可以采用8層信號、6層電源地,第8、9層使用2oz銅厚。@ 絕對零度評分:1分這么一看,我還真不會設(shè)計層疊了,原來里面有這么多學(xué)問。以前遇到過一個爆板,是從有鉛轉(zhuǎn)RoHS,既然是實(shí)驗(yàn)板不出貨,弄個有鉛焊接,溫度低爆板會好很多。還有就是明工設(shè)計是不是過于謹(jǐn)慎了,搞得余量太少。哎~平時設(shè)計真沒遇到這么極端的情況,很難指導(dǎo)明工了。得靠明工的同事來指導(dǎo)我了。哈哈~@ 大海象評分:1分首先,造成這幾個問題的直接原因是4.5mm的板層太厚,這直接導(dǎo)致了過孔的厚徑比太大、過孔太長和BGA的Fanout區(qū)容易爆板。而4.5mm的板層厚度只要來自于以下幾個方面:每個信號層兩邊都有GND層;為了同時減小stub和滿足連接器保護(hù)長度的要求而增加層疊;為了減小導(dǎo)體損耗和保證信號線的阻抗而使用了兩張pp/core。其實(shí)以上的問題可以用一個問句來總結(jié),那就是:“有必要么?”。雖然板子中有許多的高速串行信號線,但是一個BGA中好幾百個引腳,不會每個引腳的輸出都是高速串行信號,所以并沒有必要每個信號層都用兩個GND層包裹,同時,在電源分配網(wǎng)絡(luò)設(shè)計良好的情況下,電源平面同樣可以作為良好的返回平面。此外,阻抗和導(dǎo)體損耗也只有高速信號線需要考慮,低頻信號線的阻抗只要大概滿足都可以工作,而導(dǎo)體損耗甚至不用考慮。至于stub的影響,其實(shí)stub對于信號而言就像一個頻帶很窄的帶阻濾波器,它對信號的影響有多大應(yīng)該通過仿真來確定,如果影響不大就無需背鉆處理?？紤]這幾個方面,其實(shí)可以在挺大的程度上減小板層的厚度。@ 黃躍輝評分:3分首先啊,1078這種規(guī)格的,在高速設(shè)計中是不能用的,2313,3313之類的好好用;其次,信號到地的高度,4或者4.5mil即可,再多,降低損耗的意義也沒有那么大,也就是好好選core和pp;然后,選好點(diǎn)的,Df<0.011的材料,銅箔厚度0.5oz,地也一樣(靠近2oz電源層的選1oz)。8mil的FHS,10層信號,4層電源(第二層可以放電源),厚度控制在125mil以內(nèi),簡單的很!對了,45*45這樣的小芯片,也要8層出線,有點(diǎn)多啊!@eric173評分:3分根據(jù)BGA pitch 間距 1.0MM,根據(jù)板廠厚徑比工藝能力,首先限制住板厚2~2.5mm,至于板層數(shù)和信號具體性能要求,就要從板材考慮了,方法多種,綜合折中考慮吧@GFY評分:1分層疊是一個綜合設(shè)計考慮的過程,主要根據(jù)主芯片管腳數(shù)量和類型以及用途成本考慮信號層和電源層的布局和分配@zhl評分:分1.根據(jù)布線通道,電源確定布線層數(shù),電源層數(shù),地層數(shù)從而確定總層數(shù) 2.根據(jù)板廠的厚徑比及仿真過孔阻抗要求確定板厚范圍。 3.權(quán)衡利弊確定pp,core從而確定疊層。@ 王萍評分:1分第一,信號兩邊沒必要都是地平面,將信號與其中一個參考的平面拉近距離,而另外一個平面距離拉開,這也能保證參考層的完整性第二,要走大電流,不一定要2oz那么厚的銅,可以減小銅厚,增加走線寬度第三,很少會用兩張PP,可以用2116,2313或是其它厚度的PP 第四,布線有問題時,應(yīng)該考慮優(yōu)化布線層,而不是盲目的增加層數(shù)@王發(fā)展評分:2分第一點(diǎn):優(yōu)化板材采用更薄,損耗更低的,熱形變性能更佳的第二點(diǎn):忽略過孔阻抗,且把過孔盡量好近源端或者負(fù)載端(取舍,權(quán)衡) 第三點(diǎn):一層信號只參考一層地,加大信號層間距,減少相臨走線平行長度,降低串?dāng)_@小葉紫檀評分:2分1,bga和連接器異面放置,且采用hdi盲孔,這樣方便減小孔徑,優(yōu)化過孔阻抗2,試試羅杰斯這類又薄,損耗低的板材3,忽略過孔阻抗,畢竟測試通過才是硬道理,沒必要方方面面都優(yōu)化到最佳狀態(tài)4,如果bga有問題,那么bga就不過回流焊接,用專業(yè)的拆焊機(jī)器單獨(dú)焊接bga@ 海鷗評分:2分1.采用低介電常數(shù),低損耗板材,可以在阻抗不變的情況下,減少參考平面間距,以此達(dá)到減少板厚的目的; 2.內(nèi)層采用0.5Oz銅厚,不容易爆板 3.如果是bga與連接器直連,無ac耦合電容,則路徑上只有一個過孔,位于bga處,此過孔不需要做阻抗控制 4.仿真看看每層信號上下都必須是地是否有必要, 5.嘗試hdi工藝,可以達(dá)到減小孔徑,滿足阻抗的目的@ Ben評分:3分首先板上有1.0mm的BGA,并且有高速線,那么差分是否要穿入bga?假設(shè)要穿,那扇出孔最大為8mil~10mil,根據(jù)廠商的加工能力確定相應(yīng)的厚徑比,則板厚大致上是有個值了,根據(jù)板厚確定了相應(yīng)的層數(shù)!板材則必須選用高Tg低DK的高速板材,而對于導(dǎo)體損耗則不需要考慮那么多。對于stub則在布線層上盡量去避免,優(yōu)先考慮連接器管腳端的分支長度,其它過孔無法規(guī)避的則用背鉆工藝。對于平面層,建議GVVG的疊層,有效保證板子的EMC。信號也可完全參考完整的地平面?？傇瓌t就是在滿足工藝要求的前提下去盡可能的提高整版的信號質(zhì)量!@劉棟評分:3分高速先生常說:PCB設(shè)計是平衡的藝術(shù)。電子產(chǎn)品生產(chǎn)是多個行業(yè)、部門、工藝共同努力的結(jié)果,所以設(shè)計要考慮可制造性。對于小明的設(shè)計,建議如下:1、查閱芯片Layout手冊,區(qū)分高速信號、次高速信號、一般信號。區(qū)分重要電源、一般電源。高速信號參考地平面,其它信號可參考地或電源平面,不需要“兩邊都是地”。2、保證線寬滿足板廠常規(guī)生產(chǎn)能力,來求解阻抗。3、兩個電源層使用常規(guī)1Oz,與地層緊耦合,所有的層從中間上下對稱。4、過孔考慮縱深比,對于高速信號可使用背鉆,其它不用。對于需要8個走線層,可使用16~18層,2.0~2.5mm板疊層。@ 山水江南評分:3分層疊結(jié)構(gòu)以及層數(shù)的選擇需要考慮各方面的需求,以達(dá)到最佳的平衡,并不是按照設(shè)計原則的每一條嚴(yán)格的機(jī)械執(zhí)行。再綜合有特殊布線要求的信號線如差分線、敏感信號線等的數(shù)量和種類來確定信號層的層數(shù),建議聯(lián)系加工廠家,選擇成熟的驗(yàn)證過的層疊方式進(jìn)行。在本例中,建議選用低介電常數(shù)、低損耗板材,在阻抗不變的情況下,可減少參考平面間距,以此減少板厚?？梢酝ㄟ^仿真等手段,看一下是否有必要每層信號上下都必須是地層。電源銅箔厚度不要2oz,可以考慮0.5oz,通過增加走線寬度減小銅箔厚度,同理地層銅箔厚度也可以這樣減小。再就是可以忽略過孔阻抗,等等。@桿評分:2分1,沒有必要每個走線層都要雙邊地平面,重點(diǎn)關(guān)注高速信號,低速信號可要求低。 2,core電源根據(jù)大小要求,鋪的平面大一些即可,不用過大的銅厚。根據(jù)電源大小不同,電流小的可走線即可,不用鋪平面?？赡茕佉粚蛹纯伞?3,不是高速信號都需要高速板材,最好仿真先。 4,考慮導(dǎo)體損耗,高速信號參考一個地平面即可,不用同時參考兩邊地平面?？蓧嚎s板厚。 5,高速信號是否要背鉆,最好先仿真確認(rèn)stub的影響,如影響較小可不考慮,節(jié)約成本。 6,板邊連接器的保護(hù),如果結(jié)構(gòu)允許可以考慮主芯片與連接器不同面,或者在找下有沒有無保護(hù)需求的連接方式。@hk評分:3分PCB設(shè)計是綜合折中的一門藝術(shù),關(guān)于層疊得認(rèn)真考慮多個方面因素:1.必須得確認(rèn)好有哪幾種阻抗要求,密度最大區(qū)域需要多少走線層。2.務(wù)必多和板廠及時有效溝通,仔細(xì)確認(rèn)關(guān)于最小允許的線寬,線距,最薄的層厚度以及驗(yàn)收標(biāo)準(zhǔn),還有板廠工藝能力以及允許的最大孔徑板厚比不要超過1:10,對于板廠,設(shè)備是硬道理。3.層疊設(shè)置要對稱,關(guān)鍵電源平面和地平面緊耦合。4.高速、關(guān)鍵信號盡量以地平面為參考,保證地平面的完整性。5.盡量不要使布線信號層相鄰,且相鄰層走線盡量垂直。6.提前規(guī)劃各層走線情況,否則在加層才能布通時可能調(diào)整線寬導(dǎo)致返工。7.盡量采用低損耗,低介電常數(shù)的板材,可以在阻抗不變情況下減少板厚,可考慮羅杰斯板材。7.建議采用HDI盲埋孔工藝設(shè)計BGA.8.每個信號層上下都為地平面沒必要,也沒必要每個stub都必須背鉆設(shè)計。9.建議多使用軟件進(jìn)行反復(fù)多次仿真,以便優(yōu)化設(shè)計。10.更多考慮SI.PI.EMC.DFM.DFT以及pcb生產(chǎn)加工多方面知識。@龍鳳呈祥評分:3分1、根據(jù)布線的大致密度、電源數(shù)、重要關(guān)鍵信號量的預(yù)估一個層數(shù);2、不是所有信號都需要嚴(yán)格規(guī)避串?dāng)_,有的層可以單邊地平面;3、根據(jù)各路電源的載流量,評估是否一定需要2OZ的銅厚;4、可以考慮HDI板;5、考慮將兩張PP可以用其他厚度的代替。@ly評分:3分疊層貌似多米諾骨牌,一個改變可能帶來一系列的問題。在眾多因素中,介質(zhì)厚度稍微做薄點(diǎn),線寬稍微洗點(diǎn),后面的問題就解決了,導(dǎo)體損耗也在可控范圍內(nèi)@業(yè)葉夜耶評分:2分

轉(zhuǎn)自:高速先生

開放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才