MIPI接口介紹-手機與無人機等移動產品都離不開的一種總線

2017-08-09 by:CAE仿真在線來源:互聯(lián)網

對于現(xiàn)代的智能手機來說,其內部要塞入太多各種不同接口的設備,給手機的設計和元器件選擇帶來很大的難度。下圖是一個智能手機的例子,我們可以看到其內部存儲、顯示、攝像、聲音等內部接口都是各不相同的。即使以攝像頭接口來說,不同的攝像頭模組廠商也可能會使用不同的接口形式,這給手機廠商設計手機和選擇器件帶來了很大的難度。

MIPI聯(lián)盟,即移動產業(yè)處理器接口(Mobile Industry Processor Interface 簡稱MIPI)聯(lián)盟。MIPI(移動產業(yè)處理器接口)是MIPI聯(lián)盟發(fā)起的為移動應用處理器制定的開放標準。

由移動行業(yè)處理器接口(MIPI)聯(lián)盟基于MIPI D-PHY制定的攝像頭串行接口(CSI-2)和顯示屏串行接口(DSI)協(xié)議被廣泛應用于移動設備中,該協(xié)議為低成本智能手機細分市場提供了一套靈活的、高性價比的解決方案;而D-PHY是在MIPI CSI-2和DSI應用中把圖像傳感器和顯示屏與移動手機和嵌入式應用中的SoC連接在一起的物理層。它們是應用處理器和顯示屏(使用DSI協(xié)議)或攝像頭和圖像傳感器(使用CSI-2協(xié)議)之間的事實標準接口。MIPI協(xié)議專為滿足圖像傳感器和顯示應用的功能需求而設計和優(yōu)化,同時使成本和功耗降到最低。D-PHY經濟地實現(xiàn)了高速和低速數(shù)據(jù)流,它通過物理層-協(xié)議接口(PPI)連接實現(xiàn)了協(xié)議層的連接。

MIPI攝像頭串行接口

如圖所示,CSI-2是一條用于移動應用的高性能串行互連總線,它把攝像頭傳感器連接到數(shù)字圖像模塊,如主處理器或圖像處理器。CSI-2使用MIPID-PHY來作為物理層和高速差分接口,通常帶有好幾條數(shù)據(jù)通道(典型的是1、2、4或甚至是8條)和一條普通差分時鐘通道。出于配置的目的,一個基于I2C的邊帶攝像頭控制接口(CCI)被用來連接控制主機和攝像頭之間的信號。CSI-2協(xié)議支持應用處理器、攝像頭傳感器和橋接應用中所需的主機和設備接口。

MIPI接口介紹-手機與無人機等移動產品都離不開的一種總線ansys hfss圖片3

MIPI顯示屏串行接口

如圖所示, DSI是一條高速、高分辨率的串行互聯(lián)總線, 它為顯示設備提供連接。DSI使用MIPI標準D- PHY 來作為物理層高速差分接口,帶有多達4條數(shù)據(jù)通道和一條普通差分時鐘通道。像素數(shù)據(jù)和指令被串行化送到一個單獨的物理流中,而狀態(tài)能夠從顯示中讀回。該協(xié)議支持應用處理器、顯示面板和橋接應用中所需的主機和設備接口。它也支持運行在視頻模式和指令模式中的顯示設備, 因為在更復雜和更低功耗實現(xiàn)中的需求依賴于系統(tǒng)實現(xiàn)和應用。當顯示面板上集成了顯示控制器和幀緩沖器時, 就需要指令模式。轉換通常是以一條指令接著數(shù)據(jù)像素/參數(shù)的形式發(fā)生。在指令模式中, 主機可寫入和讀出面板寄存器和幀緩沖器, 而在視頻模式中轉換時,像素數(shù)據(jù)就被實時地從主機轉到面板。

MIPI (Mobile Industry Processor Interface) 是2003年由ARM, Nokia, ST ,TI等公司成立的一個聯(lián)盟,目的是把手機內部的接口如攝像頭、顯示屏接口、射頻/基帶接口等標準化,從而減少手機設計的復雜程度和增加設計靈活性。 MIPI聯(lián)盟下面有不同的WorkGroup,分別定義了一系列的手機內部接口標準,比如攝像頭接口CSI、顯示接口DSI、射頻接口DigRF、麥克風 /喇叭接口SLIMbus等。統(tǒng)一接口標準的好處是手機廠商根據(jù)需要可以從市面上靈活選擇不同的芯片和模組,更改設計和功能時更加快捷方便。下圖是按照 MIPI的規(guī)劃下一代智能手機的內部架構。

MIPI接口介紹-手機與無人機等移動產品都離不開的一種總線ansys hfss圖片4

MIPI是一個比較新的標準,其規(guī)范也在不斷修改和改進,目前比較成熟的接口應用有DSI(顯示接口)和CSI(攝像頭接口)。CSI/DSI分別是指其承載的是針對Camera或Display應用,都有復雜的協(xié)議結構。以DSI為例,其協(xié)議層結構如下:

MIPI接口介紹-手機與無人機等移動產品都離不開的一種總線ansys hfss圖片5

CSI/DSI的物理層(Phy Layer)由專門的WorkGroup負責制定,其目前的標準是D-PHY。D-PHY采用1對源同步的差分時鐘和1~4對差分數(shù)據(jù)線來進行數(shù)據(jù)傳輸。數(shù)據(jù)傳輸采用DDR方式,即在時鐘的上下邊沿都有數(shù)據(jù)傳輸。

D- PHY的物理層支持HS(High Speed)和LP(Low Power)兩種工作模式。HS模式下采用低壓差分信號,功耗較大,但是可以傳輸很高的數(shù)據(jù)速率(數(shù)據(jù)速率為80M~1Gbps); LP模式下采用單端信號,數(shù)據(jù)速率很低(<10Mbps),但是相應的功耗也很低。兩種模式的結合保證了MIPI總線在需要傳輸大量數(shù)據(jù)(如圖像) 時可以高速傳輸,而在不需要大數(shù)據(jù)量傳輸時又能夠減少功耗。下圖是用示波器捕獲的MIPI信號,可以清楚地看到HS和LP信號。

MIPI 還是一個正在發(fā)展的規(guī)范,其未來的改進方向包括采用更高速的嵌入式時鐘的M-PHY作為物理層、CSI/DSI向更高版本發(fā)展、完善基帶和射頻芯片間的 DigRF V4接口、定義高速存儲接口UFS(主要是JEDEC組織)等。當然,MIPI能否最終成功,還取決于市場的選擇。

開放分享：優(yōu)質有限元技術文章,助你自學成才