毫米波混頻器的屏蔽結(jié)構(gòu)的研究

2016-12-27 by:CAE仿真在線來(lái)源:互聯(lián)網(wǎng)

摘要:本文研究了一種應(yīng)用于40~50GHz 三端口混頻器的屏蔽結(jié)構(gòu)。文章首先介紹了該頻段屏蔽盒的結(jié)構(gòu)并討論了設(shè)計(jì)過(guò)程中的空腔諧振問(wèn)題,然后,給出了屏蔽盒的腔體設(shè)計(jì)與同軸接口的具體設(shè)計(jì),并分析了軟件仿真時(shí)需要考慮的問(wèn)題。最后,采用電磁仿真軟件HFSS 對(duì)所設(shè)計(jì)的屏蔽盒進(jìn)行了反射特性和傳輸特性的仿真。仿真結(jié)果顯示,在38~54GHz 頻段內(nèi),射頻與本振端口的反射系數(shù)均小于15dB,射頻與本振端口直連的傳輸損耗小于1dB,未發(fā)生寄生的諧振現(xiàn)象,整體性能良好。

1 引言

近年來(lái),隨著無(wú)線通信技術(shù)的不斷發(fā)展,無(wú)線電頻譜的低端頻率已趨飽和,毫米波無(wú)線通信系統(tǒng)憑借頻帶寬、分辨率高、功耗小等諸多優(yōu)勢(shì),得到了廣大研究者們的重視,工作于毫米波頻段的放大器,混頻器,濾波器,天線等不斷出現(xiàn)。近年來(lái)針對(duì)毫米波近遠(yuǎn)程通信的研究逐漸成為熱點(diǎn),2013 年工信部頒布了40-50GHz 頻段點(diǎn)對(duì)點(diǎn)以及短距通信的頻譜規(guī)劃[1,2]。

然而,由于毫米波頻段頻率較高,工作于該頻段的芯片缺少有效的封裝,從而給芯片的測(cè)試和應(yīng)用帶來(lái)不便。本文所設(shè)計(jì)的屏蔽結(jié)構(gòu)就是針對(duì)工作于40-50GHz 的一種混頻器給出該問(wèn)題的一個(gè)有效的解決方案。

2 屏蔽盒介紹

本文所設(shè)計(jì)的屏蔽盒是針對(duì)一個(gè)可用于40~50GHz 的毫米波混頻器HMC001。該混頻器具有三個(gè)端口,因此需要在屏蔽盒的三端開(kāi)口以便于同軸線和微帶線相中頻口,如圖1 所示。屏蔽盒中可以放置PCB 板,PCB 板的中間挖空一小塊,用來(lái)將混頻器芯片放置其中,將混頻器的三個(gè)焊盤(pán)分別鍵合到PCB 板上的三條微帶線上,如圖2,這樣通過(guò)微帶轉(zhuǎn)同軸結(jié)構(gòu)[3],可以方便的用矢量網(wǎng)絡(luò)分析儀測(cè)試混頻器的性能,無(wú)需用到探針臺(tái),并且可以避免測(cè)試過(guò)程中觸碰到鍵合線。

本文針對(duì)該混頻器的屏蔽結(jié)構(gòu)開(kāi)展研究,重點(diǎn)設(shè)計(jì)了屏蔽盒的尺寸結(jié)構(gòu)以及射頻與本振端口的轉(zhuǎn)接結(jié)構(gòu)。

圖1 40~50GHz 混頻器屏蔽結(jié)構(gòu)需求

圖2 芯片放置于PCB 挖空位置

3 屏蔽盒設(shè)計(jì)與仿真

3.1 屏蔽盒結(jié)構(gòu)設(shè)計(jì)

由于同軸線轉(zhuǎn)微帶時(shí),模式發(fā)生突變,會(huì)給傳輸性能帶來(lái)很大影響[4],且由于屏蔽盒的兩個(gè)毫米波端口處開(kāi)口大小正好放下西南微波2.4mm 接頭的玻璃絕緣子[5],從而同軸線裸露在腔體中的上半部分會(huì)向腔體空間中泄露電磁波,導(dǎo)致傳輸系數(shù)惡化,同時(shí)增加了腔體內(nèi)部諧振的可能性。首先為了抑制電磁波泄漏問(wèn)題,實(shí)現(xiàn)良好的同軸-微帶連接、減小連接損耗,針對(duì)射頻與本振端口采用了文獻(xiàn)[3]中的拱橋結(jié)構(gòu),如圖3 所示,拱橋的尺寸對(duì)調(diào)節(jié)腔內(nèi)的諧振有很重要的作用。

圖3 拱橋結(jié)構(gòu)

其次,為了減小空腔諧振的可能性,本文采取兩種方法并用:

1、需要設(shè)計(jì)合適大小的屏蔽盒;

2、由于屏蔽盒加工完成后,使用時(shí)要加上蓋子,在盒蓋的內(nèi)部貼上吸波材料[6]可以有效的吸收腔內(nèi)電磁波,從而降低諧振的可能性。如圖4 所示,長(zhǎng)為a,寬為b,高為z 的矩形腔

的諧振頻率為[7]:

在設(shè)計(jì)中需要合理選擇屏蔽盒的尺寸,各個(gè)端口的位置,并進(jìn)行仿真優(yōu)化以避免諧振現(xiàn)象的產(chǎn)生。

圖4 矩形諧振腔

3.2 屏蔽盒仿真

由公式選定屏蔽盒初始尺寸:長(zhǎng)為16mm,寬為8mm,高為3mm,然后在HFSS 中建立模型。建模時(shí),在基板上挖空一塊來(lái)模擬芯片放置時(shí)的情景,如圖5 所示。本文忽略了鍵合線和芯片材料、焊盤(pán)的影響。由于混頻器中頻輸出端頻率較低,輻射較小,不會(huì)導(dǎo)致屏蔽盒中的諧振,故該端口無(wú)需采用拱橋結(jié)構(gòu)?；捎肦ogers RT/duroid 5880,介電常數(shù)為2.2,厚度采用0.254mm,微帶傳輸線厚度采用0.035mm。

圖5 HFSS 模型

利用仿真軟件HFSS 對(duì)該屏蔽盒進(jìn)行仿真優(yōu)化,最終屏蔽盒尺寸長(zhǎng)為20mm,寬為18mm,高為3mm,拱橋結(jié)構(gòu)三視圖見(jiàn)圖6,參數(shù)尺寸如表1所示。仿真結(jié)果見(jiàn)圖7。S11 為圖5 中port1 的反射系數(shù),S21 為port1 到port2 的傳輸系數(shù)。另外兩個(gè)端口與此端口結(jié)果是對(duì)稱(chēng)的。

圖6 拱橋三視圖

圖7 屏蔽盒仿真結(jié)果

由仿真結(jié)果可見(jiàn),本文所設(shè)計(jì)的毫米波屏蔽盒S11 均低于-15dB,|S21|均小于1dB。屏蔽盒性能良好,可以大大方便三端口混頻器性能的測(cè)試與應(yīng)用。

4 結(jié)論

本文研究并設(shè)計(jì)了應(yīng)用于三端口毫米波混頻器的屏蔽盒,大大簡(jiǎn)化了混頻器芯片的測(cè)試過(guò)程。利用HFSS 仿真軟件對(duì)所設(shè)計(jì)的屏蔽盒進(jìn)行了仿真和優(yōu)化,最終結(jié)構(gòu)性能良好。在仿真時(shí),若能把鍵合線和芯片材料的因素都考慮進(jìn)去,得到的結(jié)果將更加接近于實(shí)際情況。本文所做的工作有望于為其他的毫米波芯片的測(cè)試和應(yīng)用提供一定的參考。

作者:朱月月陳繼新東南大學(xué)毫米波國(guó)家重點(diǎn)實(shí)驗(yàn)室

開(kāi)放分享：優(yōu)質(zhì)有限元技術(shù)文章,助你自學(xué)成才