【值得收藏】射頻電路設(shè)計PCB審查checklist

2016-12-27 by:CAE仿真在線來源:互聯(lián)網(wǎng)

大類	小類	編號	要素描述
通用	布局	1	ESD防護元件直接放在主信號路徑上。
		2	模塊分腔屏蔽合理,己關(guān)注腔體自諧振頻率。
		3	屏蔽墻及內(nèi)倒角位置的頂面是布局、布線、信號過孔禁布區(qū)。
		4	匹配元件靠近相關(guān)的RF器件端口布局
		5	已考慮熱設(shè)計,保證熱量不集中,散熱容易。
		6	RF主信號流一字布局,如果受空間限制,不能一字布局時,可以采用L形布局,慎用U形布局。
		7	對繞線電感的布局必須要保證相鄰電感的磁力線相互垂直,對印制線類電感(LTCC工藝)如做不到磁力線相互垂直,應該遠離放置。
		8	分立元件構(gòu)成的組合電路,不被其它元件或傳輸線打散,例如電阻衰減器的三個電阻布局互相靠近。濾波器電路要一面布局,并且不能被其它傳輸線打散。
		9	高中低頻組合濾波,高頻小容量濾波電容最靠近器件管腳。
		10	PCB螺釘數(shù)量和布局合理。
		11	功放PCB開窗綜合考慮了安裝余量和電氣性能。
		12	功放可變電容、隔直電容位置己按原理圖設(shè)計者要求布局。
		13	元件離屏蔽壁間距符合要求,考慮了誤差。
		14	射頻PCB的輸入輸出和其它部分的接口是否滿足設(shè)計要求。
		15	在正常工作或測試環(huán)境下,沒有Stub。
		17	數(shù)字芯片PWM調(diào)制輸出直流的RC濾波電路,放置在數(shù)字芯片側(cè)。
		18	腔內(nèi)同頻增益超過40dB級聯(lián)放大電路需進行了分腔。例如:接收通道的增益一般會很大,需要進行分腔
		19	級聯(lián)衰減電路的衰減量大于40dB的電路需進行分腔。
		20	級聯(lián)濾波電路的帶外衰減和級聯(lián)開關(guān)電路的隔離度大于40dB,則需要分腔。
		21	射頻電源的分配一般按照就近供電的原則,以免相互之間產(chǎn)生干擾。同時,在不同芯片共用同一個電源芯片時,要注意芯片之間是否會通過電源產(chǎn)生干擾。
		22	電源的擺放位置是否合適,要保證輸入輸出電源線不能交叉,走線距離最短。
		23	電源輸入口的濾波電容是否靠近輸入管腳,并且按照從大到小的順序排列,容值最小的電容最靠近電源的輸入管腳。
		24	器件DATASHEET上有特殊要求的布局是否滿足。
	布線	1	布RF線需要進行控制走線阻抗,將它們布得盡可能直接,這樣可以減小損耗和不期望得到的耦合。
		2	微帶線下方需要連續(xù)的地,同樣的,帶狀線上方和下方也需要連續(xù)的地;地平面不僅提供需要的回路,還可以將信號跟其它信號層隔離;
		3	長的、沒有屏蔽的走線,如RF前端的連線需要用帶狀線,這樣有利于使用固有的屏蔽。
		4	避免在內(nèi)層和外層多次來回走線;
		5	當RF信號線在不同層之間過渡時,過孔需要遠離潛在的干擾電路、走線及過孔(比如數(shù)字控制線、時鐘、電源等);確保射頻過孔和干擾路徑之間鋪地并加地過孔,起隔離作用。
		6	時鐘線、數(shù)據(jù)線、控制線之間的距離需滿足3W原則。如果空間允許,盡量拉開線間距離。
		7	走線要最短,不能閉環(huán),不能有銳角和直角。
		8	晶振表面以下不能有過孔和走線。頻綜、pll濾波器件、VCO、濾波器和電感下表面不能走線。
		9	模擬信號與數(shù)字信號,電源線與控制信號線,弱信號與其他任何信號需要分層(最好有地隔離)或相距較遠走線。如果分層相鄰層的線與線之間不能并行走線,最好垂直走線。如果沒有分層線間的距離是要滿足隔離度的要求,至少滿足線距大于3W。
		10	射頻敏感信號不能靠近強輻射信號。
		11	差分信號線需對稱走線,線長相差不能超過100mil,差分線對間的間距需滿足3W規(guī)則。
		12	輸入輸出阻抗不是50歐姆的器件,輸入輸出阻抗線需滿足阻抗匹配要求。
		13	在原理圖中,有特殊要求的阻抗線需滿足原理圖的設(shè)計要求。
		14	不同單元電源線布線時,電源線之間需相互隔離,以免各單元電路通過電源相互干擾。
		15	不同電源層在空間上不能重疊,如果重疊需要有地層隔離。
		16	電源的走線線寬要滿足電流的通流量要求。(一般參考為1A/mm線寬)
		17	RF信號布線周圍如果存在其它RF信號線,在兩者之間需輔地銅皮,并打地過孔。
		18	電源部分導線印制線在層間轉(zhuǎn)接的過孔數(shù)符合通過電流的要求(1A/Ф0.3mm孔)。
		19	RF信號布線周圍如果存在其它不相關(guān)的非RF信號(如過路電源線),在兩者之間需輔地銅皮,并打地過孔。
		20	小信號放大器的電源布線需要地銅皮及接地過孔隔離,避免其它EMI干擾竄入,進而惡化本級信號質(zhì)量。
		21	接地線要短而直,減少分布電感,減小公共地阻抗所產(chǎn)生的干擾。
		22	RF 主信號路徑上的接地器件和電源濾波電容需要接地時,為減小器件接地電感,要求就近接地。
		23	有些元件的底部是接地的金屬殼,要在元件的投影區(qū)內(nèi)加一些接地孔,投影區(qū)內(nèi)的表面層不得布信號線和過孔;
		24	接地線需要走一定的距離時,應加粗走線線寬、縮短走線長度,禁止接近和超過1/4導引波長,以防止天線效應導致信號輻射;
		25	除特殊用途外,不得有孤立銅皮,銅皮上一定要加地線過孔。
		26	對某些敏感電路、有強烈輻射源的電路分別放在屏蔽腔內(nèi),裝配時屏蔽腔壓在PCB表面。PCB在設(shè)計時要加上“過孔屏蔽墻”,就是在PCB上與屏蔽腔壁緊貼的部位加上接地的過孔。要有兩排以上的過孔,兩排過孔相互錯開,同一排的過孔間距在100mils左右。
		27	一些RF器件封裝較小,SMD焊盤寬度可能小至12mils,而RF信號線寬可能達50mils以上,要用漸變線,禁止線寬突變,且過渡部分的線不宜太長。
		28	當50歐細微帶線上有大焊盤時,大焊盤相當于分布電容,破壞了微帶線的特性阻抗連續(xù)性。需將焊盤下方的地平面挖空,來減小焊盤的分布電容。并通過軟件仿真,保證阻抗為50歐姆。
		29	過孔是引起RF 通道上阻抗不連續(xù)性的重要因素之一,如果信號頻率大于1GHz,就要考慮過孔的影響。具體情況需用HFSS和Optimetrics進行優(yōu)化仿真。
射頻模塊	頻率源模塊	1	數(shù)據(jù)、時鐘、使能線不能在數(shù)字頻率合成器芯片、晶體、晶振、變壓器、光耦、電源模塊等器件底部表面層走線。
		2	頻綜的電源線要和其他干擾信號進行隔離,以免影響頻綜的相位噪聲和雜散。
		3	環(huán)路濾波器的布局要同層布局,并且結(jié)構(gòu)緊湊,靠近相關(guān)的濾波管腳,在濾波器的下表面不能走線。
		4	VCO的電源和控制電壓,要和其它干擾信號進行隔離。
		5	VCO和頻綜下面不能走線。
		6	頻綜的數(shù)據(jù)、時鐘、使能信號之間的距離要滿足至少3W的間距。如果分層布線,不能平行重疊走線。
	參考源模塊	1	參考源的參考輸入信號,是從中頻送過來的,走線一定要短,不能對其它電路有影響。
		2	數(shù)據(jù)、時鐘、使能信號之間的距離要滿足至少3W的間距。如果分層布線,不能平行重疊走線。
		4	VCO的電源和控制電壓,要和其它干擾信號進行隔離。
		5	參考源的輸出電路要和其它信號進行隔離。
	LNA模塊	1	LNA的輸入信號線要越短越好。減小線損,增強接收通道的靈敏度。
		2	LNA的匹配電路要靠近相應的管腳放置。
		3	射頻前端的ESD防護電路,一定要放在射頻信號的主干線上,以防降低防護等級。
	小信號放大器模塊	1	小信號放大器的電源布線需要地銅皮及接地過孔隔離,避免其它EMI干擾竄入,進而惡化本級信號質(zhì)量。
		2	單片放大器偏置電感的焊盤也最好放在RF信號線上,如果空間緊張也可通過12mil高阻線與RF信號線相連。
		3	當同一電源給兩級放大器同時供電時,電源要從后級向前級供電,以免末級放大電路影響前級。
		4	小信號放大器的電源地回路要小,電容接地要短而直,減小公共地阻抗所產(chǎn)生的干擾。
	濾波器模塊	1	濾波器的匹配元件要靠近相應的管腳。
		2	當濾波器的輸入輸出管腳為大焊盤時,為了保證阻抗的連續(xù)性,需要將其下面的層挖空。需通過仿真軟件計算具體的阻抗值。
		3	當濾波器底部是金屬外殼與接地腳相連,器件的元件面投影區(qū)是禁布區(qū),不能布微帶線和過孔,
	集成混頻器	1	要注意混頻器的外圍器件應該按照DATASHEET的要求布局。
		2	對于集成雙平衡混頻器,扼流電感和隔離電感一定要遠離,并且垂直放置。
		3	對于集成雙平衡混頻器,隔離電感的接地必須充分,盡量在附近多打地孔。
		4	對于集成雙平衡混頻器,兩個扼流電感要保持對稱平行放置
	集成調(diào)制器	1	I/Q是兩對差分線對,這兩對差分線對間的間距滿足3W規(guī)則,并且中間要加地孔隔離。
		2	I/Q分別是兩對差分線對,這兩對差分線要并行走線,不能交叉走線。
		3	兩對差分線線長相差不能超過100mil。
		4	差分線走線過孔不能超過4個。
電源電路	射頻電源	1	電源線是EMI 出入電路的重要途徑。通過電源線,外界的干擾可以傳入內(nèi)部電路,影響RF電路指標。為了減少電磁輻射和耦合,要求DC-DC模塊的一次側(cè)、二次側(cè)、負載側(cè)環(huán)路面積最小。電源電路不管形式有多復雜,其大電流環(huán)路都要盡可能小。
		2	單板上長距離的電源線不能同時接近或穿過級聯(lián)放大器(增益大于45dB)的輸出和輸入端附近。避免電源線成為RF 信號傳輸途徑,可能引起自激或降低扇區(qū)隔離度。長距離電源線的兩端都需要加上高頻濾波電容,甚至中間也加高頻濾波電容。
		3	RF PCB的電源入口處組合并聯(lián)三個濾波電容,利用這三種電容的各自優(yōu)點分別濾除電源線上的低、中、高頻。例如:10uf,0.1uf,100pf。并且按照從大到小的順序依次靠近電源的輸入管腳。
		4	用同一組電源給小信號級聯(lián)放大器饋電,應當先從末級開始,依次向前級供電,使末級電路產(chǎn)生的EMI 對前級的影響較小。且每一級的電源濾波至少有兩個電容:0.1uf,100pf。當信號頻率高于1GHz時,要增加10pf濾波電容。
		5	不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾,特別是一些電壓相差很大的電源之間,電源平面的重疊問題一定要設(shè)法避免,難以避免時可考慮中間隔地層。
		6	電源部分導線印制線在層間轉(zhuǎn)接的過孔數(shù)符合通過電流的要求(1A/Ф0.3mm孔)。
		7	PCB的POWER部分的銅箔尺寸符合其流過的最大電流,并考慮余量(一般參考為1A/mm線寬)。
		8	電源線的輸入輸出不能交叉。
其它	安規(guī)	1	電源印制導線在層間轉(zhuǎn)接的過孔數(shù)符合通過電流的要求(1A/Ф0.3孔)
		2	PCB的POWER部分的銅箔尺寸符合其流過的最大電流,并考慮余量(一般參考為2A/mm線寬)
		3	單板上高溫元器件的防護和熱處理措施合理(類似加熱器件的高溫元器件處理)
		4	較大面積可觸及導電零部件外殼與地連接(如DC/DC外殼、屏蔽盒)
		5	較大體積零件的固定孔及安裝后的電氣間隙和在印制板上的爬電距離符合安規(guī)要求。(如DC/DC外殼、屏蔽盒)
		6	屏蔽盒固定后,與其它接插件等帶能量危險或與危險電壓電極的電氣間隙達到安規(guī)要求;固定螺釘及墊片在印制板上爬電距離符合要求。
		7	-48V輸入印制線位于重疊位置,層間距離沒有小于0.1mm。
		8	PCB電源部分的連接器有防止反插措施
		9	DC/DC的輸入/輸出印制線,不與DC/DC模塊在同一面(貼裝DC/DC除外,無臺階的DC/DC外殼會與印制線的電氣間隙不夠,甚至會依靠阻焊劑絕緣)
		10	功放輸出口有保護電路(如環(huán)行器等)保證不會過功率引發(fā)過熱或燃燒事件
		11	防雷擊連接器與氣體放電管及保護二極管之間的布線要盡量粗,并且其布線到地的距離要大于80mil以上。

一、布局注意事項

(1) 結(jié)構(gòu)設(shè)計要求在 PCB 布局之前需要弄清楚產(chǎn)品的結(jié)構(gòu)。

結(jié)構(gòu)需要在PCB 板上體現(xiàn)出來。比如腔殼的外邊厚度大小,中間隔腔的厚度大小,倒角半徑大小和隔腔上的螺釘大小等等(換句話說,結(jié)構(gòu)設(shè)計是根據(jù)完成后的 PCB 上所畫的輪廓(結(jié)構(gòu)部分)進行具體設(shè)計的)。一般情況,外邊腔厚度為 4mm;內(nèi)腔寬度為 3mm;點膠工藝的為 2mm;倒角半徑 2.5mm。以 PCB 板的左下角為原點,隔腔需在柵格 0.5 的整數(shù)倍,最少需要做到柵格為 0.1 的整數(shù)倍。這樣有利于結(jié)構(gòu)加工商進行加工,誤差控制比較精確些。當然,這需要根據(jù)客戶的要求來設(shè)計。

下圖所示為 PCB 設(shè)計完成后的結(jié)構(gòu)輪廓圖:

【值得收藏】射頻電路設(shè)計PCB審查checklistansys hfss圖片1

(2) 布局要求布局優(yōu)先對射頻鏈路進行布局,然后對其它電路進行布局。 A 射頻鏈路布局注意事項完全根據(jù)原理圖的先后順序(輸入到輸出,包括每個元件的先后位置和元件與元件之間的間距都有講究的。有的元件與元件之間距離不宜過大,比如π 網(wǎng)。)進行布局,布局成“一”字形或者“L”形。在實際的射頻鏈路布局中,因受產(chǎn)品的空間限制,不可能完全實現(xiàn),這就迫使我們將布局成“U”形。布局成 U 形并不是不可以,但需要在中間加隔腔將其左右進行隔離,做好屏蔽。

【值得收藏】射頻電路設(shè)計PCB審查checklistansys hfss圖片2

還有一種在橫向也需要添加隔腔。即,用隔腔把一字形左右進行隔離。這主要是因為需要隔離部分非常敏感或易干擾其它電路;另外,還有一種可能就是一字形輸入端到輸出端這段電路的增益過大,也需要用隔腔將其分開(若增益過大,腔體太大,可能會引起自激。)。

B 芯片外圍電路布局射頻器件外圍電路布局嚴格參照 datasheet 上面的要求進行布局,受空間限制可以進行調(diào)整;數(shù)字芯片外圍電路布局就不多講了。

二、布線注意事項

根據(jù) 50 歐姆阻抗線寬進行布線,盡量從焊盤中心出線,線成直線,盡量走在表層。在需要拐彎的地方做成 45 度角或圓弧走線,推薦在電容或電阻兩邊進行拐彎。如果遇到器件走線匹配要求的,請嚴格按照 datasheet 上面的參考值長度走線。比如,一個放大管與電容之間的走線長度(或電感之間的走線長度)要求等等。在進行 PCB 設(shè)計時,為了使高頻電路板的設(shè)計更合理,抗干擾性能更好,應從以下幾方面考慮(通用做法):

(1) 合理選擇層數(shù) 在 PCB 設(shè)計中對高頻電路板布線時,利用中間內(nèi)層平面作為電源和地線層,可以起到屏蔽的作用,有效降低寄生電感、縮短信號線長度、降低信號間的交叉干擾。

(2) 走線方式走線必須按照 45°角拐彎或圓弧拐彎,這樣可以減小高頻信號的發(fā)射和相互之間的耦合。

(3) 走線長度走線長度越短越好,兩根線并行距離越短越好。

(4) 過孔數(shù)量過孔數(shù)量越少越好。

(5) 層間布線方向層間布線方向應該取垂直方向,就是頂層為水平方向,底層為垂直方向,這樣可以減小信號間的干擾。

(6) 敷銅增加接地的敷銅可以減小信號間的干擾。

(7) 包地對重要的信號線進行包地處理,可以顯著提高該信號的抗干擾能力,當然還可以對干擾源進行包地處理,使其不能干擾其他信號。

(8) 信號線信號走線不能環(huán)路,需要按照菊花鏈方式布線。

三、接地處理

(1)射頻鏈路接地射頻部分采用多點接地方式進行接地處理。射頻鏈路鋪銅間隙一般30mil 到 40mil 用的比較多。兩邊都需要打接地孔,且間距盡量保持一致。射頻通路上對地電容電阻的接地焊盤,盡量就近打接地孔。器件上的接地焊盤都需要打接地過孔。

(2)腔殼接地孔為了讓腔殼與 PCB 板之間更好的接觸。一般打兩排接地孔且交錯方式放置,如圖 06 所示。PCB 隔腔上需要開窗,如圖 07 所示。PCB 底層接地銅皮與底板接觸的地方都需要開窗處理,使其更好的接觸。如圖 08 所示(PCB 板的上半部分與底座接觸):

PCB 隔腔接地過孔圖

【值得收藏】射頻電路設(shè)計PCB審查checklistHFSS分析圖片6

PCB 隔腔開窗圖

【值得收藏】射頻電路設(shè)計PCB審查checklistHFSS分析圖片7

PCB 底層開窗圖

(3)螺釘放置(需要了解結(jié)構(gòu)知識) 為了使 PCB 與底座和腔殼之間有更緊密的接觸(更好的屏蔽)需要在 PCB 板上放置螺釘孔位置。 PCB 與腔殼之間螺釘放置方法:隔腔每個交叉的地方放置一個螺釘。在實際設(shè)計中,比較難實現(xiàn),可以根據(jù)模塊電路功能進行適當調(diào)整。但不管怎樣,腔殼四個角上必須都有螺釘。