搜索集成兩路射頻SiP發(fā)射器的設(shè)計(jì)和研究
2016-11-22 by:CAE仿真在線 來源:互聯(lián)網(wǎng)
Nozad Karim,周嶸,Ozgur Misman,Mike DeVita,鄒毅達(dá)
摘要:隨著移動(dòng),通信和其它電子應(yīng)用領(lǐng)域的不斷進(jìn)步,系統(tǒng)集成需求日益緊迫。除了可以應(yīng)對(duì)系統(tǒng)性能,功能,成本和小型化的更高要求,系統(tǒng)級(jí)封裝(SiP)在降低開發(fā)成本,實(shí)施靈活設(shè)計(jì),縮短開發(fā)周期,和集成異質(zhì)芯片上也有突出優(yōu)勢(shì)。這篇文章介紹了一個(gè)可用于手機(jī)基站系統(tǒng)的雙通路發(fā)射系統(tǒng)SiP模塊開發(fā)。我們用計(jì)算模擬方法輔助優(yōu)化設(shè)計(jì),并成功制造和驗(yàn)證了SiP模塊。SiP為內(nèi)嵌電磁干擾屏蔽罩的12mmx12mmx1.9mm的LGA。各種射頻信號(hào)性能均通過測(cè)試,包括嚴(yán)格的隔離度要求。電磁屏蔽測(cè)試和計(jì)算模擬結(jié)果高度吻合。最后,文章介紹了一種高效的計(jì)算模擬方法,極大地縮短了計(jì)算模擬的時(shí)間,并對(duì)未來射頻SiP開發(fā)將提供有力幫助。
關(guān)鍵詞:系統(tǒng)級(jí)封裝; 射頻; 電磁干擾隔離;發(fā)射器;HFSS
1 引言
隨著人們對(duì)移動(dòng),計(jì)算,通信等各類電子系統(tǒng)性能,功能,成本和外觀尺寸要求的不斷提高,系統(tǒng)級(jí)芯片(SoC)和系統(tǒng)級(jí)封裝(SiP)在電子產(chǎn)品設(shè)計(jì)中的應(yīng)用快速增長(zhǎng)。與用單顆芯片來實(shí)現(xiàn)系統(tǒng)或子系統(tǒng)功能的SoC相比,SiP雖然在小型化和單位成本上的優(yōu)勢(shì)不及SoC,但在很多方面優(yōu)勢(shì)明顯,如較低的開發(fā)成本,較短的市場(chǎng)進(jìn)入時(shí)間,更靈活的系統(tǒng)設(shè)計(jì),異質(zhì)功能芯片集成,和對(duì)系統(tǒng)整體成本的降低等。
SiP通常包括一顆或幾顆芯片,芯片可以是預(yù)封裝好的芯片,或是裸片。在SiP中應(yīng)用裸片可以發(fā)揮SiP在小型化和功能提高方面的最大潛力,但只有應(yīng)用已知合格裸片(KGD),才能保證SiP的最終良率,從而控制合理的SiP生產(chǎn)成本。多個(gè)不同功能的芯片可以由不同的半導(dǎo)體制程技術(shù)制造,如Si CMOS,或GaAs HBT等。靈活地組合這些異質(zhì)芯片以完成一個(gè)系統(tǒng)或子系統(tǒng)的功能,是系統(tǒng)級(jí)封裝的重要功效。SiP通常也會(huì)包括一些無源元件,如電阻,電容和電感,用以幫助成功實(shí)現(xiàn)系統(tǒng)功能。
系統(tǒng)公司組織電子產(chǎn)品的設(shè)計(jì)和制造,在SiP模塊的開發(fā),制造和應(yīng)用上起著至關(guān)重要的作用。傳統(tǒng)的模式是,系統(tǒng)公司根據(jù)各家芯片公司所提供的芯片的性能設(shè)計(jì)搭建電子系統(tǒng)。這些芯片都已經(jīng)過封裝測(cè)試。由于小型化,低成本,和高性能等需求,系統(tǒng)公司需要開發(fā)SiP模塊來進(jìn)行系統(tǒng)集成。系統(tǒng)公司首先要考慮如何分割系統(tǒng)使其中的一個(gè)部分或幾個(gè)部分可以用SiP模塊來代替。例如在圖1的手機(jī)收發(fā)基站系統(tǒng)中,可以開發(fā)四種類型的SiP 模塊:各種帶寬的信號(hào)發(fā)送及反饋SiP 模塊;各種帶寬的信號(hào)接收SiP 模塊;供電管理SiP 模塊;數(shù)字和存儲(chǔ)SiP 模塊等。
圖1 手機(jī)基站的收發(fā)系統(tǒng)
然后,系統(tǒng)公司在平衡SiP功能,性能,開發(fā)生產(chǎn)成本等因素之后,決定是否采用和采用什么樣的SiP解決方案。本文所研究的SiP就是集成了手機(jī)基站發(fā)射系統(tǒng)中的兩路射頻發(fā)射線路。
眾多文獻(xiàn)已經(jīng)對(duì)SiP的典型設(shè)計(jì)流程和在現(xiàn)代電子產(chǎn)品中的應(yīng)用作了廣泛闡述,但如何用計(jì)算機(jī)模擬方法指導(dǎo)SiP模塊設(shè)計(jì)和系統(tǒng)驗(yàn)證,還少有介紹。本文將介紹兩路發(fā)射SiP模塊的設(shè)計(jì),制造和實(shí)驗(yàn),并介紹如何用合適的電模擬方法來輔助SiP模塊的基板設(shè)計(jì)和電磁干擾(EMI)屏蔽設(shè)計(jì)。特別是,針對(duì)SiP模塊在系統(tǒng)測(cè)試板上的性能模擬提出了優(yōu)化方法,這為將來的SiP模塊開發(fā)提供了有效的設(shè)計(jì)和驗(yàn)證手段。文章描述了三種三維HFSS模擬模型,分別是,SiP模塊模型,系統(tǒng)測(cè)試板模型和SiP組裝到系統(tǒng)測(cè)試板的模型。通過對(duì)實(shí)驗(yàn)和模擬結(jié)果的比較,3D模型的精確性得到驗(yàn)證。事實(shí)表明,用合適的模擬方法輔助SiP模塊設(shè)計(jì),可以優(yōu)化封裝性能,提高設(shè)計(jì)效率,降低開發(fā)成本和縮短開發(fā)周期。
2 雙路發(fā)射系統(tǒng)SiP模塊設(shè)計(jì)
研究所用的雙路發(fā)射SiP模塊包括了兩路完整的射頻發(fā)射線路,為4層有基板的12mmx12mmx1.9mm的柵格陣列封裝(LGA)。因?yàn)镾iP的設(shè)計(jì)功耗是3.6W,基板通孔使用實(shí)心銅孔,以提高傳熱性能。每路射頻發(fā)射線路包括5顆有源芯片和9顆無源元件,所以SiP模塊總共有10顆有源芯片和18顆無源元件。帶有隔腔的金屬屏蔽罩被用于阻斷兩路發(fā)射線路之間的電磁耦合和SiP與外界信號(hào)之間的電磁干擾。
從兩路發(fā)射信號(hào)的功能角度看,發(fā)射線路輸入信號(hào)的頻率在0到300MHz之間,輸出信號(hào)的頻率大約為2GHz。兩路發(fā)射信號(hào)都包括了完整的信號(hào)發(fā)射所需的模擬/射頻功能,如預(yù)放大器,上變頻混頻器,增益控制等,從而將低頻低功率的信號(hào)轉(zhuǎn)變成2GHz的高頻信號(hào),并將其控制在一定的輸出功率范圍內(nèi)。圖2是雙路發(fā)射SiP的功能示意圖。圖3是SiP模塊的設(shè)計(jì)和布局示意圖,圖4是SiP模塊LGA互聯(lián)點(diǎn)的設(shè)計(jì)。
圖2 雙路發(fā)射SiP的功能示意圖
圖3 SiP模塊的設(shè)計(jì)和布局示意圖
圖4 SiP模塊的LGA互聯(lián)點(diǎn)的設(shè)計(jì)
傳統(tǒng)的系統(tǒng)級(jí)別的金屬屏蔽罩方法也可以有效地用于封裝級(jí)別上的EMI屏蔽設(shè)計(jì)。圖5是所設(shè)計(jì)的帶有隔腔的嵌入式金屬屏蔽罩。因?yàn)檎麄€(gè)SiP需要進(jìn)行塑封流程,金屬屏蔽罩上需要合理打孔來保證環(huán)氧樹脂(epoxy)的正常流動(dòng),以獲得合格的塑封SiP。同時(shí),打孔的尺寸也不能太大,以免影響EMI屏蔽性能。此外,受制造工藝限制,這種帶隔腔的金屬屏蔽罩的高度必須保證1.3mm,雖然0.55mm高度的屏蔽罩已經(jīng)可以滿足SiP的封裝要求。屏蔽罩的高度對(duì)屏蔽性能有一定影響,所以將來需要選擇更合適的屏蔽罩制造工藝,以降低屏蔽罩的高度。在SiP的設(shè)計(jì)階段,我們?cè)陔娮?機(jī)械,和傳熱方面都進(jìn)行了大量的模擬計(jì)算,保證了產(chǎn)品開發(fā)在功能和制造上的有效性。
圖5 帶有隔腔的嵌入式金屬屏蔽罩
3 模擬及測(cè)試驗(yàn)證裝置
如前所述,在SiP的設(shè)計(jì)階段,我們就采用了計(jì)算機(jī)模擬手段對(duì)發(fā)射信號(hào)間的屏蔽性能進(jìn)行了大量的模擬計(jì)算。在這些模擬計(jì)算中,我們采用了詳細(xì)的三維HFSS仿真模型,針對(duì)SiP模塊在理想系統(tǒng)板上和獨(dú)立探針測(cè)試等工作狀態(tài),對(duì)多種屏蔽罩和接地設(shè)計(jì)假設(shè)進(jìn)行了分析計(jì)算。其結(jié)果被用于指導(dǎo)SiP模塊的基板和金屬屏蔽罩設(shè)計(jì)。圖6是整個(gè)屏蔽的SiP模塊的三維HFSS模型。
圖6 雙路發(fā)射系統(tǒng)SiP模塊的三維HFSS模型
基于最優(yōu)化的設(shè)計(jì),我們生產(chǎn)加工了雙路發(fā)射系統(tǒng)SiP模塊和系統(tǒng)測(cè)試線路板。SiP模塊被組裝到系統(tǒng)測(cè)試板上進(jìn)行各式射頻信號(hào)性能測(cè)試。所測(cè)試的射頻性能,如功率,增益,增益控制,和頻寬等均符合設(shè)計(jì)指標(biāo)。圖7是基于SiP模塊在系統(tǒng)板上測(cè)試的HFSS仿真模型。
在驗(yàn)證SiP模塊隔離度的測(cè)試上,三種測(cè)試方案分別為:應(yīng)用探針對(duì)SiP模塊的測(cè)試;單獨(dú)系統(tǒng)測(cè)試板的測(cè)試;和SiP模塊組裝在系統(tǒng)板上的測(cè)試。我們將這些測(cè)試結(jié)果與HFSS/ADS的模擬計(jì)算結(jié)果做了仔細(xì)對(duì)比,對(duì)比結(jié)果高度吻合。因此,通過合理的計(jì)算機(jī)模擬,我們可以優(yōu)化SiP的基板和EMI屏蔽罩設(shè)計(jì),而在較小的封裝體內(nèi)獲得較高隔離度的射頻性能。圖8是SiP模塊在系統(tǒng)測(cè)試板上隔離度測(cè)試設(shè)置示意圖。
圖 7 SiP模塊組裝在系統(tǒng)測(cè)試板上的HFSS 計(jì)算模型
圖8 SiP模塊在系統(tǒng)測(cè)試板上隔離度
測(cè)試設(shè)置示意圖
4 測(cè)試與模擬計(jì)算結(jié)果對(duì)比
本章將分別描述三種SiP模塊的隔離度測(cè)試設(shè)置,以及測(cè)試與模擬計(jì)算結(jié)果的對(duì)比。同時(shí),對(duì)三維全波HFSS (3D full wave HFSS)模擬計(jì)算的精確性和利用這種方法進(jìn)行射頻SiP設(shè)計(jì)的有效性也做了闡述。
4.1 SiP模塊的探針測(cè)試與計(jì)算
SiP模塊的探針測(cè)試設(shè)置如圖9所示。在這種情況下,SiP模塊沒有通電,也沒有貼到系統(tǒng)測(cè)試板上。將探針加到兩路發(fā)射線路的輸出端口,再用矢量網(wǎng)絡(luò)分析儀測(cè)試兩個(gè)輸出端口間的隔離度。圖10是測(cè)試結(jié)果。在大約2GHz的頻率上,兩個(gè)輸出端口的隔離度的測(cè)試結(jié)果約為75.34dB。圖11是SiP模塊輸出端口隔離的仿真模型,圖12是計(jì)算結(jié)果。在大約2GHz的頻率上,兩個(gè)輸出端口的隔離度的計(jì)算結(jié)果約為75.53dB。測(cè)試與模擬結(jié)果幾乎吻合。
圖9 SiP模塊隔離度的探針測(cè)試設(shè)置
圖10 SiP模塊隔離度探針測(cè)試結(jié)果
圖11 SiP模塊輸出端口隔離度的HFSS模型
圖12 兩個(gè)輸出端口的隔離度的計(jì)算結(jié)果
4.2 系統(tǒng)測(cè)試板的測(cè)試和計(jì)算
類似地,單獨(dú)系統(tǒng)測(cè)試板的端口隔離度也需要測(cè)試和模擬,以保證在SiP組裝到系統(tǒng)測(cè)試板時(shí)不會(huì)因?yàn)楦綦x度不合格的系統(tǒng)測(cè)試板而造成測(cè)試結(jié)果失效。圖13是系統(tǒng)測(cè)試板輸出端口隔離度的測(cè)試結(jié)果。在2GHz的頻率上,測(cè)試結(jié)果約為86dB。圖14和圖15分別是系統(tǒng)測(cè)試板輸出端口隔離度的HFSS模型和模擬計(jì)算結(jié)果。在2GHz頻率上,計(jì)算結(jié)果約為86.3dB。同樣,測(cè)試與模擬結(jié)果幾乎吻合。
圖13 系統(tǒng)測(cè)試板輸出端口隔離度的測(cè)試結(jié)果
圖14 系統(tǒng)測(cè)試板輸出端口隔離度的HFSS模型
圖15 系統(tǒng)測(cè)試板輸出端口隔離度模擬計(jì)算結(jié)果
4.3 SiP模塊貼到測(cè)試板的測(cè)試和計(jì)算
為了驗(yàn)證雙路發(fā)射SiP模塊的性能,SiP模塊被表面貼裝(SMT)在系統(tǒng)測(cè)試板上,如圖7所示。測(cè)試設(shè)置如圖8所示。我們對(duì)各種端口間的隔離度進(jìn)行了測(cè)試,特別是,對(duì)兩路輸出端口的隔離度做了重點(diǎn)測(cè)試和研究。圖16是采用矢量網(wǎng)絡(luò)分析儀直接接在兩輸出端口所測(cè)得的結(jié)果,此時(shí)SiP模塊處于通電狀態(tài)。在2GHz頻率下,隔離度參數(shù)S12約為70dB。另一種通道隔離度的測(cè)試方法,是使兩個(gè)通道同時(shí)發(fā)出不同頻率的GSM單載波或單音信號(hào), 并在輸出端口測(cè)得信號(hào)間的隔離度。圖17是測(cè)試結(jié)果。在2GHz頻率時(shí),隔離度約為70.17dB。
圖 16 五個(gè)樣品S12參數(shù)的測(cè)試結(jié)果 – SiP模塊
組裝到測(cè)試板上
圖 17 通道隔離度測(cè)試結(jié)果–SiP模塊
組裝到測(cè)試板上
SiP模塊組裝到系統(tǒng)測(cè)試板上的模擬計(jì)算量非常大。按照常規(guī)的建模方式,計(jì)算模型同時(shí)包括SiP模塊和系統(tǒng)測(cè)試板。為了滿足一定的計(jì)算精度,計(jì)算單元的網(wǎng)格劃分需要比較精細(xì),造成極長(zhǎng)的運(yùn)算時(shí)間,有時(shí)高達(dá)幾天。特別是,巨量的計(jì)算對(duì)計(jì)算機(jī)存儲(chǔ)的要求極高,在某些情況下,因?yàn)榇鎯?chǔ)不夠,不得不中斷運(yùn)行。
針對(duì)這個(gè)問題,我們所采用的解決方案是:分別對(duì)SiP模塊和系統(tǒng)測(cè)試板用HFSS模型網(wǎng)格劃分計(jì)算得到各自的S參數(shù),并將兩者的標(biāo)準(zhǔn)Touchstone 文件在安捷倫(Agilent) ADS計(jì)算環(huán)境中整合,如圖18所示。使用這種網(wǎng)格劃分和計(jì)算方法,我們可以采用更細(xì)小的網(wǎng)格,同時(shí)節(jié)約了大量的運(yùn)算時(shí)間。SiP模塊和系統(tǒng)測(cè)試板S參數(shù)的獲取分別為幾個(gè)小時(shí),Agilent ADS計(jì)算時(shí)間不到一個(gè)小時(shí)。相比傳統(tǒng)的計(jì)算方法,計(jì)算效率大幅提高。計(jì)算結(jié)果如圖19所示。結(jié)果表明,在2GHz頻率時(shí),SiP模塊輸出端口的隔離度S12參數(shù)為69.84dB。計(jì)算結(jié)果和測(cè)試結(jié)果高度吻合。
圖 18 ADS 模擬計(jì)算設(shè)置 – SiP + 測(cè)試板
圖 19 使用HFSS/ADS方法,S12參數(shù)計(jì)算結(jié)果-
SiP + 測(cè)試板
5 總結(jié)
隨著電子產(chǎn)品對(duì)性能,功能,成本,和尺寸要求的不斷提高,電子系統(tǒng)也趨于高度集成。特別是,更多的板級(jí)系統(tǒng)集成向封裝級(jí)系統(tǒng)集成過渡,促使各類SiP模塊的開發(fā)和應(yīng)用增長(zhǎng)迅速。本文描述了手機(jī)基站中兩路射頻發(fā)射系統(tǒng)集成到一個(gè)SiP模塊的開發(fā)研究,介紹了模塊的設(shè)計(jì),制造和測(cè)試,并對(duì)比研究了測(cè)試結(jié)果和計(jì)算模擬結(jié)果。在驗(yàn)證SiP模塊隔離度的測(cè)試上,三種測(cè)試方案分別為:應(yīng)用探針對(duì)SiP模塊的測(cè)試;單獨(dú)系統(tǒng)測(cè)試板的測(cè)試;和SiP模塊組裝在系統(tǒng)板上的測(cè)試。我們將這些測(cè)試結(jié)果與HFSS/ADS的模擬計(jì)算結(jié)果做了仔細(xì)對(duì)比,對(duì)比結(jié)果高度吻合。
特別值得強(qiáng)調(diào)的是,在模擬計(jì)算SiP模塊組裝到系統(tǒng)板上的案例時(shí),我們采用了更高效的建模和網(wǎng)格劃分方法, 既保證了計(jì)算精度也大幅度減少了運(yùn)算時(shí)間。這種模擬計(jì)算方法將對(duì)射頻SiP模塊開發(fā)提供更有力的支持。
相關(guān)標(biāo)簽搜索：集成兩路射頻SiP發(fā)射器的設(shè)計(jì)和研究 HFSS電磁分析培訓(xùn) HFSS培訓(xùn)課程 HFSS技術(shù)教程 HFSS無線電仿真 HFSS電磁場(chǎng)仿真 HFSS學(xué)習(xí) HFSS視頻教程 天線基礎(chǔ)知識(shí) HFSS代做 天線代做 Fluent、CFX流體分析 HFSS電磁分析
