高速電路常用的信號完整性測試手段與仿真

2016-10-12 by:CAE仿真在線來源:互聯(lián)網(wǎng)

信號完整性設計在產(chǎn)品開發(fā)中越來越受到重視,而信號完整性的測試手段種類繁多,有頻域,也有時域的,還有一些綜合性的手段,比如誤碼測試。這些手段并非任何情況下都適合使用,都存在這樣那樣的局限性,合適選用,可以做到事半功倍,避免走彎路。本文對各種測試手段進行介紹,并結合實際硬件開發(fā)活動說明如何選用。

信號完整性的測試手段很多,涉及的儀器也很多,因此熟悉各種測試手段的特點,以及根據(jù)測試對象的特性和要求,選用適當?shù)臏y試手段,對于選擇方案、驗證效果、解決問題等硬件開發(fā)活動,都能夠大大提高效率,起到事半功倍的作用。

信號完整性的測試手段

早期的時候,信號完整性分析的手段不多,但是時至今日,信號完整性分析的手段越來越多,不管是時域的還是頻域的,不管是波形還是眼圖,疑惑是誤碼率等等,只要你想要的,不久的將來各大廠商都能設計的出來。雖然現(xiàn)在有很多測試手段,但是這些手段既有優(yōu)點,也存在局限性,實際上不可能全部都使用,下面對這些手段進行一些說明。

1、波形測試

波形測試是信號完整性測試中最常用的手段,一般是使用示波器進行,主要測試波形幅度、邊沿和毛刺等,通過測試波形的參數(shù),可以看出幅度、邊沿時間等是否滿足器件接口電平的要求,有沒有存在信號毛刺等。由于示波器是極為通用的儀器,幾乎所有的硬件工程師都會使用,但并不表示大家都使用得好。波形測試也要遵循一些要求,才能夠得到準確的信號。

首先是要求主機和探頭一起組成的帶寬要足夠?；旧蠝y試系統(tǒng)(一定要注意這是講的是系統(tǒng))的帶寬是測試信號帶寬的3倍以上就可以了。實際使用中,有一些工程師隨便找一些探頭就去測試,甚至是K公司的探頭插到T公司的示波器去,這種測試很難得到準確的結果。

其次要注重細節(jié)。比如測試點通常選擇放在接收器件的管腳,如果條件限制放不到上面去的,比如BGA封裝的器件,可以放到最靠近管腳的PCB走線上或者過孔上面。距離接收器件管腳過遠,因為信號反射,可能會導致測試結果和實際信號差異比較大;探頭的地線盡量選擇短地線等。

最后,需要注意一下匹配。這個主要是針對使用同軸電纜去測試的情況,同軸直接接到示波器上去,負載通常是50歐姆,并且是直流耦合,而對于某些電路,需要直流偏置,直接將測試系統(tǒng)接入時會影響電路工作狀態(tài),從而測試不到正常的波形。

2、眼圖測試

眼圖測試是常用的測試手段,特別是對于有規(guī)范要求的接口,比如USB、Ethernet、SATA、HDMI,還有光接口等。這些標準接口信號的眼圖測試,主要是用帶MASK(模板)的示波器,包括通用示波器,采樣示波器或者信號分析儀,這些示波器內(nèi)置的時鐘提取功能,可以顯示眼圖,對于沒有MASK的示波器,可以使用外接時鐘進行觸發(fā)。使用眼圖測試功能,需要注意測試波形的數(shù)量,特別是對于判斷接口眼圖是否符合規(guī)范時,數(shù)量過少,波形的抖動比較小,也許有一下違規(guī)的情況,比如波形進入MASK的某部部分,就可能采集不到,出現(xiàn)誤判為通過,數(shù)量太多,會導致整個測試時間過長,效率不高,通常情況下,測試波形數(shù)量不少于2000,在3000左右為適宜。

目前有一些儀器,利用分析軟件,可以對眼圖中的違規(guī)詳細情況進行查看,比如在MASK中落入了一些采樣點,在以前是不知道哪些情況下落入的,因為所有的采樣點是累加進去的,總的效果看起來就象是長余暉顯示。而新的儀器,利用了其長存儲的優(yōu)勢,將波形采集進來后進行處理顯示,因此波形的每一個細節(jié)都可以保留,因此它可以查看波形的違規(guī)情況,比如波形是000010還是101010,這個功能可以幫助硬件工程師查找問題的根源所在。

3、抖動測試

抖動測試現(xiàn)在越來越受到重視,因為專用的抖動測試儀器,比如TIA(時間間隔分析儀)、SIA3000,價格非常昂貴,使用得比較少。使用得最多是示波器加上軟件處理,如keysight的EZJIT,TEK的DPOJitter軟件。通過軟件處理,分離出各個分量,比如RJ和DJ,以及DJ中的各個分量。對于這種測試,選擇的示波器,長存儲和高速采樣是必要條件,比如2M以上的存儲器,20GSa/s的采樣速率。不過目前抖動測試,各個公司的解決方案得到結果還有相當差異,還沒有哪個是權威或者行業(yè)標準。

4、TDR測試

TDR測試目前主要使用于PCB(印制電路板)信號線、以及器件阻抗的測試,比如單端信號線,差分信號線,連接器線纜等。這種測試有一個要求,就是和實際應用的條件相結合,比如實際該信號線的信號上升沿在300ps左右,那么TDR的輸出脈沖信號的上升沿也要相應設置在300ps附近,而不使用30ps左右的上升沿,否則測試結果可能和實際應用有比較大的差別。影響TDR測試精度有很多的原因,主要有反射、校準、讀數(shù)選擇等,反射會導致較短的PCB信號線測試值出現(xiàn)嚴重偏差,特別是在使用TIP(探針)去測試的情況下更為明顯,因為TIP和信號線接觸點會導致很大的阻抗不連續(xù),導致反射發(fā)生,并導致附近三、四英寸左右范圍的PCB信號線的阻抗曲線起伏。

5、時序測試

現(xiàn)在器件的工作速率越來越快,時序容限越來越小,時序問題導致產(chǎn)品不穩(wěn)定是非常常見的,因此時序測試是非常必要的。測試時序通常需要多通道的示波器和多個探頭,示波器的邏輯觸發(fā)或者碼型和狀態(tài)觸發(fā)功能,對于快速捕獲到需要的波形,很有幫助,不過多個探頭在實際操作中,并不容易,又要拿探頭,又要操作示波器,那個時候感覺有孫悟空的三頭六臂就方便多了。邏輯分析儀用做時序測試并不多,因為它主要作用是分析碼型,也就是分析信號線上跑的是什么碼,和代碼聯(lián)系在一起,可以分析是哪些指令或者數(shù)據(jù)。在對于要求不高的情況下,可以用它來測試,它相對示波器來說,優(yōu)勢就是通道數(shù)多,但是它的劣勢是探頭連接困難,除非設計的時候就已經(jīng)考慮了連接問題,否則飛線就是唯一的選擇,如果信號線在PCB的內(nèi)層,幾乎很難做到。

6、頻譜測試

對于產(chǎn)品的開發(fā)前期,這種測試應用相對比較少,但是對于后期的系統(tǒng)測試,比如EMC測試,很多產(chǎn)品都需要測試。通過該測試發(fā)現(xiàn)某些頻點超標,然后可以使用近場掃描儀(其中關鍵的儀器是頻譜儀),例如EMCSCANER,來分析板卡上面具體哪一部分的頻譜比較高,從而找出超標的根源所在。不過這些設備相對都比較昂貴,中小公司擁有的不多,因此通常情況下都是在設計時仔細做好匹配和屏蔽,避免后面測試時發(fā)現(xiàn)信號頻譜超標,因為后期發(fā)現(xiàn)了問題,很多情況下是很難定位的。

7、頻域阻抗測試

現(xiàn)在很多標準接口,比如E1/T1等,為了避免有太多的能量反射,都要求比較好地匹配,另外在射頻或者微波,相互對接,對阻抗通常都有要求。這些情況下,都需要進行頻域的阻抗測試。阻抗測試通常使用網(wǎng)絡分析儀,單端端口相對簡單,對于差分輸入的端口,可以使用Balun進行差分和單端轉換。

8、傳輸線損耗測試

傳輸線損耗測試,對于長的PCB走線,或者電纜等,在傳輸距離比較遠,或者傳輸信號速率非常高的情況下,還有頻域的串擾等,都可以使用網(wǎng)絡分析儀來測試。同樣的,對于PCB差分信號或者雙絞線,也可是使用Balun進行差分到單端轉換,或者使用4端口網(wǎng)絡分析來測試。多端口網(wǎng)絡分析儀的校準,使用電子校準件可以大大提高校準的效率。

9、誤碼測試

誤碼測試實際上是系統(tǒng)測試,利用誤碼儀,甚至是一些軟件都可做,比如可以通過兩臺電腦,使用軟件,測試連接兩臺電腦間的網(wǎng)絡誤碼情況。誤碼測試可以對數(shù)據(jù)的每一位都進行測試,這是它的優(yōu)點,相比之下示波器只是部分時間進行采樣,很多時間都在等待,因此漏過了很多細節(jié)。低誤碼率的設備的誤碼測試很耗費時間,有的測試時間是一整天,甚至是數(shù)天。

實際中如何選用這上述測試手段,需要根據(jù)被測試對象進行具體分析,不同的情況需要不同的測試手段。比如有標準接口的,就可以使用眼圖測試、阻抗測試和誤碼測試等,對于普通硬件電路,可以使用波形測試、時序測試,設計中有高速信號線,還可以使用TDR測試。對于時鐘、高速串行信號,還可以抖動測試等。

另外上面眾多的儀器,很多都可以實現(xiàn)多種測試,比如示波器,可以實現(xiàn)波形測試,時序測試,眼圖測試和抖動測試等,網(wǎng)絡分析儀可以實現(xiàn)頻域阻抗測試、傳輸損耗測試等,因此靈活應用儀器也是提高測試效率,發(fā)現(xiàn)設計中存在問題的關鍵。

信號完整性仿真

信號完整性測試是信號完整性設計的一個手段,在實際應用中還有信號完整性仿真,這兩個手段結合在一起,為硬件開發(fā)活動提供了強大的支持。

在需求分析和方案選擇階段,就可以應用一些信號完整性測試手段和仿真手段來分析可行性,或者判斷哪種方案優(yōu)勝,比如測試一些關鍵芯片的評估板,看看信號的電平、速率等是否滿足要求,或者利用事先得到的器件模型,進行仿真,看接口的信號傳輸距離是否滿足要求等。在平時利用測試手段,也可以得到一些器件的模型,比如電纜的傳輸模型,這種模型可以利用在仿真中,當這些模型積累比較多,一些部分測試,包括設計完畢后的驗證測試,可以用仿真來替代,這對于效率提高很有好處,因為一個設計中的所有的信號都完全進行測試,是比較困難的,也是很耗費時間的。

在設計階段,通常是使用仿真手段,對具體問題進行分析,比如負載的個數(shù),PCB信號線的拓撲結構,并根據(jù)仿真結果對設計進行調整,以便將大多數(shù)的信號完整性問題解決在設計階段。

系統(tǒng)調試以及驗證測試階段,主要是利用信號完整性測試手段,對設計進行測試,看是否設計的要求。如果發(fā)現(xiàn)了嚴重問題,就要去解決,信號完整性的測試和仿真手段都將用來尋找問題的根源,以及尋找適合的解決方案上面。

信號完整性測試和信號完整性仿真緊密結合,這是信號完整性設計的基本要求,但是現(xiàn)在很多公司在這一塊上面都存在很多的問題,有的只有測試,有的則只依賴于仿真,當然,這些歸根結底還是因為財力和人力的不充足。

開放分享：優(yōu)質有限元技術文章,助你自學成才